Recuento de daños

Ya se hizo un recuento de los progresos del proyecto en comparación con lo propuesto en el calendario:

• Redireccionar el flujo de datos del puerto ethernet al puerto USB de la computadora. Hecho
• Configurar el FPGA para permitir el flujo de datos a traves de él.Faltan algunos ajustes
  
• Configuración de la tarjeta de desarrollo. Hecho
• Conectar la computadora a la red a través de la tarjeta. Parcial
• Diseñar el módulo con la funcionalidad de una lista de acceso. Hecho
• Realizar la simulación del módulo de lista de acceso y retroalimentar el diseño. Parcial
  
• Extender el diseño del módulo para lista de acceso para obtener un firewall. Hecho
• Realizar la simulación del módulo de firewall y retroalimentar el diseño.Parcial

Pareciera faltar cerca de la mitad, pero de hecho son sólo detalles mínimos los que faltan, esperamos que ya esten listos para el lunes.

Comienza la fase de Pruebas

Comienza la fase de pruebas del firewall en vhdl.
Como no es viable probar copmponentes con 100 o 4000 bits de entrada y de salida, reescribiré algunos componentes reduciendo el tamaño de los vectores, para que sean más fáciles de probar.

Calendario de trabajo

Una muestra de nuestro "estricto" calendario de trabajo jajaja

Trabajando en el cubo

Dejo este par de fotos de nosotros trabajando en el cubo

Más cambios de diseño…

Más cambios en el diseño del firewall olvidábamos que había reglas para entrada y para salida.
Despues de una serie de propuestas decidimos volver instanciar otra máquina de estados en un cicuito más grande, duplicar la tabla de reglas.
La ventaja es que ya trabaja en paralelo las entradas y las salidas.
La desventaja es que hay que rediseñar muchas cosas de nuevo, y que tanto los componentes más grandes como el control por software se van haciendo más complejos

De regreso al tablero de diseño

Por enésima vez hay que revisar el diseño en VHDL del firewall, esta vez para modificar la forma en la que las reglas se van a almacenar y a leer.
Víendolo por el lado amable, tal vez sea más facil de manejar la máquina de estados así.
Es noche espero acabar el bosquejo de la nueva estructura de las reglas antes de hacer la tarea de inglés.

P.D. Los antojos son muy poderosos.

Nuevo cubículo

Estamos estrenando nuevo cubiculo.
Es un poco más grande, mejor ventilado, y con mucha más privacidad.
Después incluiré fotografías
———————————————————————————————————————————————————————————

Proyecto semi-estancado

Y tan bonito que se veía este proyecto sobre el papel.
Y tan orgullosos que nos sentimos cuando el Consejo aprobó nuestra propuesta a la primera, sin ningua modificación ni comentario.
Empezamos a sospechar que estaban riéndose cuando la leyeron llamándonos "Ilusos" entre carcajadas macabras.
Y es que estamos estancados de nuevo.
Priemero tuvimos que renunciar a la idea de sacar los datos por el USB, ahora lo vamos a hacer por el RS232.
Por otro lado podemos mandar datos desde el RS232 hacia el ethernet más o menos satisfactoriamente, pero no al revez.
Y para colmo va a haber problemas con la velocidad, mientras que por un lado tenemos una interfaz FastEtherner, por el otro tenemos la baja velocidad del RS232, así que va a haber un cuello de botella.
Nuestro asesor ya nos dío unas sugerencias al respecto, así que espero que todo quede bien

Servidor Echo funcionado

Después de muchas dificultades, el servidor echo ya está funcionando el el FPGA.
Se tuvo que añadir una memoria RAM de 128 MB, ya que al parecer a pesar de que el dispositivo tiene 8MB, sólo deja utilizar su memoria en bloques de 128 KB.
El problema fue que al compilar, un segmento del ejecutable rondaba los 600 KB, lo que hacia que el programa no alcanzará en los espacios designados
Se transfirio el .bss, el heap y el stack a la RAM, despúes de algo de prueba y error, y los demás segmentos se quedaron el el FPGA.
Ahora que el servidor echo funciona, ya se puede empezar a trabajar con la conexión a red, y por lo tanto avanzar con el proyecto

Practicas en la Virtex2Pro

Bueno, el servicio social que estamos realizando consiste básicamente en
la planeación y realización de prácticas para los laboratorios de
circuitos lógicos, y tal vez algún otro, utilizando un FPGA
(Virtex2Pro).
En principio aparentaba ser una labor fácil, íbamos a empezar por
realizar la prácticas mostradas en la página del fabricante, probarlas y
hacer la traducción al español y añadir notas en caso de ser necesario.
Fácil… EN TEORÍA.
Primero resultó que tanto la tarjeta de desarrollo como el entorno de
desarrollo ya están descontinuados.
El entorno de desarrollo no se encuantra soportado en ninguno de los
sistemas operativos en dónde lo probamos, lo que nos  provocó más de 7
semanas perdidas el trimestre pasado tan sólo para poder conectar la
tarjeta de desarrollo a la computadora para poderla programar.
Terminó el trimestre, pasamos todo un día en el intertrimestral y toda
la primera semana de este trimestre para poder poner en funcionamiento
la conexión de la tarjeta sin el temor causado por la insertidumbre nde
no saber si iba a volver a funcionar al día siguiente, pero creo que eso
ya lo saben lo que han leído este espacio (suponiendo que haya alguíen
allá afuera que lo esté leyendo ¬¬ ).
Bueno, primer obstáculo superado, ahora hacer las prácticas
recomendadas, tarea fácil… EN TEORIA.
Pues resulta que no, salvo un par de prácticas básicas, los resultados
de una de ellas los subí en video hace unos días, el resto ha causado
problemas insospechados.
En primer lugar la documentación con las prácticas, o bien están
diseñadas para una versión anterior del WebPack,(7.1) o bien están
hechas para una posterior (9.1).
Para colmo, muchos de los pasos que se muestran piden que se habiliten
opciones que no existen en las ventanas correspondientes, muestran
capturas de pantalla en dónde no aparece la información que se necestia
ver, o incluso los pasos que se indican simplemente no coincide con la
realidad del entorno de desarrollo.
Tres ejemplos de esto último.

• En una practicas se pide que en cierta ventana se haga clic en
  cancelar y que se proceda al siguiente paso, pero si de le da cancelar,
  se cierra la ventana, debería se ser clic en siguiente.
• En otra practica se pide que se alteren ciertos valores en el
  script para el ligador, se alteran los valores tal y como se piden y el
  proyecto no funciona en absoluto, la solución, dejar los valores por
  defecto.
• En otra practica se pide que se abra una aplicación (SDK), para
  escribir código en C, se escribe el código, se alteran los valores en
  los scrips tal y como se piden (los que se pudieron ya que las ventanas
  no coinciden), se pide construir el proyecto (lo que no se puede porque
  la opcion construir aparece inhabilitada), y desde otra aplicación (XPS)
  se descarge al FPGA, lo que no se resulto porque solo se bajo la
  configuración de los dispositivos, más no el código para controlarlos, y
  si se intentá bajar el código desde el SDK marca errores.

En resumen esto causa mucho más trabajo que solo seguir las guías paso a
paso.
Ahora estamos tratando de hacer funcionar el teclado, la práctica
descargada desde la web del fabircante resultó inutil, Eduardo como pudo
la ya hizo funcionar la entrada por el puerto PS/2, sin embargo hay un
problema con el offset y las teclas que aparecen en consola no coinciden
con las que se presionaron en el teclado.
Dejo otro video de la última práctica que se pudo hacer funcionar bien.